可重构通用芯片的优势

随着高端计算评价指标从高性能转向高效能，20世纪90年代中期开始的以机群技术为主流的高端计算系统体系结构方法受到越来越多的质疑，体积大、耗电多、编程难、效率低是其致命的弱点。同时用当前的商用通用微处理器芯片构建超级计算机系统的方法也同样被检讨。

从上世纪80年代开始，通用微处理器就已成为构造从桌面系统、服务器到超级计算系统的基础部件。20世纪90年代的大规模并行计算机主要采用商用的通用微处理器来构造。商用通用微处理器芯片几乎是构造各种高性能计算系统无可替代的选择。板级/柜级并行系统的体系结构千变万化，但其核心的微处理器体系结构却长期一成不变，被动地适应系统级变化的需要，使得系统设计的复杂性和成本越来越高。要降低高性能计算机系统的功耗、复杂性和成本，体系结构和微体系结构必须改变。高效能计算思想要求我们为通用计算机系统的微处理芯片寻求新的体系结构和实现方法。

从“通用”和“专用”计算到“可重构”计算

为了保证微处理芯片性能的持续提高，更重要的是为了降低芯片功耗和复杂性，目前，主流的商用CPU设计已全面采用多线程多核体系结构。但是，目前大多数的通用多核CPU芯片中采用的单核仍然是传统的通用微处理器体系结构。

传统的通用微处理器开发指令级并行性主要有两种方法: 一是采用超流水结构提高主频，增加每秒钟执行的指令数;另一是采用超标量或超长指令字（VLIW）结构增加指令发射和执行的并行度，每个周期发射多条指令到多个功能部件上执行，从而提高每个时钟周期执行的指令数。从根本上来讲，传统的通用微处理器芯片对于并发活动缺少专门的硬件支持，数据的移动以及协调同步的操作开销非常之大，使得细粒度的延迟容忍技术不再奏效，导致从高级语言表达的应用代码中自动构造出能在由传统的通用微处理器上有效运行的并行程序非常困难。超标量和VLIW结构其实并不是性价比最好的开发指令级并行性的方法，它们都没有提供对长延迟操作的延迟容忍机制。

传统设计的通用处理器很难同时运行各种不同的工作负载，于是出现了面向桌面计算机、网络服务器、商用服务器、科学计算等“领域专用化”的通用处理器，以及图形图像处理器、数字信号处理器（DSP）和网络处理器等“行业专用化”的专用处理器。而目标应用的计算、访存和I/O特征直接决定了处理器的体系结构。没有哪个体系结构在运行所有的应用时都能达到最优性能，因此处理器的设计者必需调整体系结构设计来适应目标应用的要求。

“专用化”的处理器体系结构能与特定应用领域或行业应用的并行性特征进行匹配，从而达到高性能和高效率。然而，这种设计策略虽然降低了单个芯片的设计难度，但却背离了通用芯片设计“通用性”的基本特征。每种芯片只有在运行适当的应用时才会获得好的性能，否则性能就很差，从而降低了系统的灵活性，增加了芯片的设计费用。并且，各种专用芯片的出现使得计算机系统的设计复杂度越来越高。由这些芯片构成的插卡（板）越来越多，由地址和中断冲突造成的系统级复杂性增加，可靠性大大下降。而将大量专用部件集成到单块芯片上构成不同种类的处理芯片以适应更大的应用集合的方案，将导致芯片面积增大; 并且这种方案中由于各种专用部件之间的设计重用性小，导致设计复杂性增加; 如果应用的组合与这些专用部件理想的适用情况不符的话，资源利用率会更差。

可重构通用芯片的优势

可重构多型微处理芯片体系结构设计的基本思想是通过动态配置片上大量的处理单元、存储单元和互连单元，来支持各种不同类型并行性的计算模型，从而能在一个很宽的应用范围内达到高性能，提高片上硬件资源的利用率，同时获得通用处理器适应大量应用的灵活性与专用处理器的高性能和高效率。基于可重构计算技术实现的多型微处理芯片体系结构能够很好地利用未来的半导体技术提供的能力，在解决应用的多样性问题的同时，还可解决片上资源利用率、设计复杂性、系统可靠性以及降低成本和功耗等多方面的问题。可重构多型微处理器芯片设计要求改变了传统的指令集体系结构、微体系结构设计和实现技术。

可重构多型微处理芯片指令集体系结构的主要特征可以归纳为: 类数据流指令集计算机和动态指令集计算机，简称为DISC特性。与传统的复杂指令集计算机（CISC，Complicated Instruction Set Computer)和精简指令集计算机（RISC，Reduced Instruction Set Computer)体系结构相比，CISC指令集是提高存储效率的指令集（Memory-efficient ISA），RISC是提高流水线效率的指令集（Pipeline-efficient ISA），而DISC则是提高功耗效率的指令集（Power-efficient ISA）。

20世纪70年代，为应对存储资源十分昂贵的环境，CISC体系结构设计采用紧凑的指令编码，变长指令和少量的寄存器，从而节省对存储资源的使用。到了80年代，晶体管数不再是非常有限的资源，只要减少指令数并简化控制逻辑便可以将整个处理器放到一块芯片上，从而导致RISC体系结构的诞生。RISC体系结构采用寄存器-寄存器通信支持激进的流水线设计和细致的编译器调度，尽管复杂性比CISC低，但能获得更高的性能。

过去十多年，激进的深度流水线设计带来了每年40%的性能增长，但是，继续这种深度流水线的设计带来了难以控制的功耗问题。CISC和RISC指令集体系结构已经不能适应半导体和集成电路的发展趋势。尽管采用新的指令系统会带来计算机系统所有方面的根本变革，但是现在已经到了不得已而为之的时刻了。

问题的关键在于，引入什么样的新指令系统，以及能否找到行之有效的办法解决与传统的应用、编程模型、语言和系统级环境兼容的问题。

可重构计算的技术优势为实现高效能的通用微处理芯片提供了强大的技术支持。可重构计算能将硬件变成可“编译”的，在可编程的介质中提供更大的计算能力和密度，能在单片系统上以低的硬件复杂度开发各种类型的应用中包含的指令级并行性、数据级并行性和线程级并行性, 能够针对应用中固有的并行性特征动态配置多个微体系结构模型，是大幅度提高计算系统性能、降低功耗和设计复杂性的有效方法。

我们期待在不远的将来，可重构计算技术将带来通用微处理器芯片前端设计（结构和组成设计）和后端制造（物理实现）的分离，这将从根本上改变计算机系统的设计、制造和使用方式。