关于英特尔万亿次处理器关键技术解析(4)

英特尔在万亿级处理器原型产品上导入的片上网络，实际上是一种网状网络，它可将所有内核以网格状联网，为内核内部和内核之间提供超高带宽的通信。而它的设计目标，就是要在万亿级处理器内部以每秒万亿位的速度来传输数据，以确保其性能能够充分释放。

这种片上网络主要由内核中的路由器和内核之间的数据线路组成，如前文所述，英特尔万亿级处理器原型产品上每个内核的路由器都有5个端口，其中4个端口引出的数据线路主要用来与周围四个内核进行数据传输和交换，还有一个端口则是用来连接3D堆栈存储器。当这款原型产品运行在4GHz时，单个内核的路由器数据吞吐量就可达到80GB/s，延迟也只有1.25纳秒。而在3.16GHz的时钟频率下，整个原型产品的总带宽、即每秒钟内在最小的对剖平面上通过所有连线的最大数据位数可达到1.62万亿位。

虽然原型产品的片上网络已获得不俗的性能表现，但预计英特尔在发布正式的万亿级处理器前，还将进一步对它进行改良。

英特尔的“瓷砖片”平辅设计与片上网络技术是紧密相关的，它可以把内核像“瓷砖片”一样重复平辅开来，从而缩短处理器的设计周期，降低其设计难度。虽然这种技术的优势在设计集成多个相同核心的处理器时表现得最为明显，但在未来英特尔设计由多种在尺寸、功能或结构上均不相同的内核组成的万亿级处理器时，它也一样能发挥重要作用。